2012年2月17日の日記

・朝 課題

VLSI工学特論の課題をやっていたら,想像以上に重いぞこれ...
久しぶりにVerilog書いて回路規模と遅延時間計測するか...

・昼 TA

といっても,もうこの時期になると最後の追い込みなので
特にやることはない.

・夜 ICTプロジェクトの残り作業

Windows Movie Makerで動画作ったり,ポスターの印刷して練習したり,などなど.
17時にはじめて,終わったのは24時.ちかれた.
気のせいか,Adobe AirのRTMP再生が以前より改善されている気がする.
半年の間にアップデートでもかかったのかな.

Posted at : 2012-02-18 07:27:51 / Category : none

コメント

まだコメントはありません

コメントを投稿


お名前


メールアドレス(返信を通知する場合のみ記入)


認証コード(210119 と記入してください)