中性子線がCPUやメモリに与える影響
中性子線の影響ってたまに話にあがるけど，あんまり気にはかけていなかった．
微細化が進むに連れて，結構問題となっているみたい．
【PC Watch】 【IRPS 2011レポート】中性子線がボードのCPUやメモリなどを誤動作させる仕組み
http://pc.watch.impress.co.jp/docs/news/event/20110505_443999.html?ref=hl_rss
特に気になったのは，以下の部分．上のページから引用．
> 単一のメモリセルで不良が発生したときは、エラー訂正回路(ECC回路)によってセル・レベルの
> 不良を回路レベルで無害化する。例えばハイエンド・サーバー用CPUの
> 内蔵キャッシュメモリ(SRAMキャッシュ)は、最大2bitのエラーを訂正し、
> 最大3bitのエラーを検出できる。
>
> ところが32nm技術、22nm技術といった最新または最新に近い製造技術による
> キャッシュメモリでは数個、場合によっては数十個のメモリセルでエラーが
> 発生することがある。こうなるとECC回路でも対応できず、
> システム・レベルでのエラーを引き起こすことになってしまう。
数個から数十個って，ECC積んでても変わらないレベルなんだなぁ．
昔，Sunとかのハイエンドマシンで同一構成を2台とか3台積んでいるマシンがあって
何に使うんだろう，と思ってたけど，今思い返してみれば，金融システムの基幹系とかは
回路自体を2重，3重にしてやるしか今のところないんだろうな．
でも，ECC回路じゃなくて物理的な構造で何とかできなくはないのかな？
何か身の回りのものでヒントがありそうな感じがする．
Comments
そうそう。この辺がこれからのトレンドになってきているらしい。
将来的にこの辺も取り組んでいけたら面白そう、と思っているところ。
らふにん - 2011-06-05 10:39:00
そうなんですね．たしかにこの問題は大きいですよね．
すでにRAMメーカがやってるのかもしれないですけど，
ECCを付けるときに他の離れたビットから訂正を行うことって
できないんですかね．物理的に遠ければ，なんとかなると思うんですが．
yasuharu - 2011-06-05 15:48:05
